|
Senior Member
|
引用:
|
作者jmarch
直接跟你說，你這句話錯的。
IC上面的備用區塊不是用來提高良率，是為了之後IC驗證所發現的功能性錯誤進行修正。
半導體製造確實是要每個步驟都幾近完美無缺，才可以達到99%良率。
實體線路斷了就是斷了，是修不回來的。
你所說的"設計冗餘"通常是用在記憶體之類的產品(如DRAM,SRAM,Flash)。
另外有些高單價的產品像是CPU，當然可以透過關閉某些有問題的核心降級販賣，但是降級販賣意味著利潤的減少，占同樣的面積下可以賣高價就沒有必要打成便宜貨。
|
設計冗餘不僅僅是用在IC驗證而已啊....
實體線路斷了就是斷了, 正確
但是部分的還是可以re-route過去的
這看你家有沒有做這種設計而已.....
每個步驟都完美無缺? 理想是這樣, 實際上上了wafer test要是沒有寫相關的test bench, 出貨照樣會有問題
舉凡ESD漏電的啦, SRAM有問題的啦...
沒做冗餘校正機制, 或是冗餘設計機制, 只想拚良率, 在成熟製程可能沒事, 和半導體廠一起try的製程就.... 等著被釘到天花板去 |