看底下回應跟資料，原本在bios內似乎就能調節堆疊快取到開閉跟層數指定

分別是OFF/ON及1.2.4

所以看起來設計時就已經有規劃到4層堆疊
至於之前都沒疊上去，大概散熱或是某些部分還不達標，導致正式定規時才停在疊一層的幅度

另外按之前媒體對AMD的訪談，在堆疊快取設計上要納入L2也行

不過這樣又是切（小晶片）又是疊
可以想見未來這些高性能晶片想買到滿血或是最高性能，大概都是些拼貼跟疊疊樂型號才會有了