Basic Member
加入日期: Apr 2017
文章: 29
|
就算跟上也沒用,還要繞過晶圓大廠的專利,加上美國正在推的乾凈供應鏈,只能說變因太多
|
|||||||
2021-07-23, 02:28 PM
#271
|
Junior Member
加入日期: Jan 2001
文章: 767
|
引用:
別說不過別人就人身攻擊 這個是最低級的辯論能力 拿點料來反駁啊,至少讓我學點新東西,而不是一直看你鬼打牆 其實我反對你的點很簡單 中國對於學(偷)科技,不是單純的挖角而已,而是一種更全面的方式 但你一直就是在鬼打牆說"靠挖角無法打敗台GG" 我連台績電如何防範都告訴你了 你說來說還是只有鬼打牆的那一句 |
|||
2021-07-23, 02:35 PM
#272
|
Junior Member
加入日期: Jan 2001
文章: 767
|
引用:
噗~~ 對,梁孟松被台積電稿已經是跳槽前n年的事情 他帶去中芯的就是前n年的技術!!! 看來某些人記憶力有問題 |
|
2021-07-23, 02:44 PM
#273
|
Regular Member
加入日期: Jul 2001
文章: 57
|
引用:
梁孟松還有一段"三星"的經驗 |
|
2021-07-23, 03:21 PM
#274
|
Senior Member
加入日期: Aug 2001 您的住址: 台中or桃園
文章: 1,114
|
引用:
2009年二月之前, 梁孟松已經被冷凍一段時間了 14nm算是1. 三星比台積電早推出 2. 這還是2015的故事 退一萬步來看, 2009年TSMC還在40夜市.... 你要說他取用了32nm的技術應該可能 取用的技術是6年後才能量產的, 這個.... 不要說記憶力, 這是邏輯就有問題吧 -- 你要說三星靠梁孟松得以偷師台積電應該是沒問題的 但是你要說14nm是從台積電偷出去的? 三星不需要付出開發? 也不需要創新? 然後還可以領先TSMC推出? |
|
2021-07-23, 04:33 PM
#275
|
Junior Member
加入日期: Jan 2001
文章: 767
|
引用:
對啊,他走到那 就把14nm技術帶到那 |
|
2021-07-23, 04:33 PM
#276
|
Junior Member
加入日期: Jan 2001
文章: 767
|
引用:
你大概不知道半導體每項研發都需要一大段時間吧 身為高階研發主管,要摸一些技術關鍵跟研發方向實在是太簡單了 2009離開,2011年加入三星,才兩年 等到三星吃熟技術,對!三星也是要開發的,不只是單純抓到幾項關鍵跟研發方向就可以的 再提升到可以量產,差不多是三星14nm推出的時間 三星從32nm -> 28nm -> 14nm 三級跳啊,而且設計還跟台積電差不多 但是呢~~~就是這個但是 雖然他掌握一些技術關鍵跟研發大方向,還帶著團隊過去 沒有基層那些龐大高素質的技術人員 所謂的技術突破,是不紮實的 這就是台積電一戰成名的apple A9 cpu事件 三星的14nm輸給台積電16nm,還引發全球消費者排斥三星cpu事件 你說的三星領先台績電 就是一個笑話!! 你google查得不用心哦 |
|
2021-07-23, 05:00 PM
#277
|
Regular Member
加入日期: Sep 2001 您的住址: 大肚山脈底下
文章: 78
|
引用:
直接跟你說,你這句話錯的。 IC上面的備用區塊不是用來提高良率,是為了之後IC驗證所發現的功能性錯誤進行修正。 半導體製造確實是要每個步驟都幾近完美無缺,才可以達到99%良率。 實體線路斷了就是斷了,是修不回來的。 你所說的"設計冗餘"通常是用在記憶體之類的產品(如DRAM,SRAM,Flash)。 另外有些高單價的產品像是CPU,當然可以透過關閉某些有問題的核心降級販賣,但是降級販賣意味著利潤的減少,占同樣的面積下可以賣高價就沒有必要打成便宜貨。
__________________
請別再打錯字了 只有「應該」,沒有「因該」, 只有「緊張」,沒有「警張」。 |
|
2021-07-23, 08:01 PM
#278
|
Senior Member
加入日期: Aug 2001 您的住址: 台中or桃園
文章: 1,114
|
引用:
https://en.wikipedia.org/wiki/14_nm_process 你的google的能力才叫有問題吧 持平而論, 三星發熱問題部分和leakage關聯, 但實際上, 三星14nm的電晶體密度在當時也高過台積電.... 電晶體比較密集, 發熱不會比較高? 更別說, 你以為的A9台積電事件要是真的有這麼強, 怎麼不見Qualcomm大轉彎回頭全部投TSMC? -- 不才小弟剛好也算是工作和IC design相關, 和您這種google鍵盤天王還是有點差異的 技術開發要是真的可以按照進度順風順水這麼久, 那應該是寫小說出來的 邊做邊改計畫乃兵家常事 如果你說的能成立, 那不如說張忠謀也是盜取了TI的半導體開發能力好了..... (我忘記了張忠謀比較像是sales....噗) |
|
2021-07-23, 08:02 PM
#279
|
Senior Member
加入日期: Aug 2001 您的住址: 台中or桃園
文章: 1,114
|
引用:
設計冗餘不僅僅是用在IC驗證而已啊.... 實體線路斷了就是斷了, 正確 但是部分的還是可以re-route過去的 這看你家有沒有做這種設計而已..... 每個步驟都完美無缺? 理想是這樣, 實際上上了wafer test要是沒有寫相關的test bench, 出貨照樣會有問題 舉凡ESD漏電的啦, SRAM有問題的啦... 沒做冗餘校正機制, 或是冗餘設計機制, 只想拚良率, 在成熟製程可能沒事, 和半導體廠一起try的製程就.... 等著被釘到天花板去 |
|
2021-07-23, 08:07 PM
#280
|